
この商品の詳細
- 出版社
- テクノプレス
- 出版社シリーズ
- ISBN
- 4924998664
- サイズ
- 単行本
- 発売年月日
- 2006年04月01日
この商品の紹介
RTLレベルまたは論理合成後のゲート・レベルでの論理検証を実行するために、ダイナミック・シミュレータでの検証では必ず使用するテストベンチについてまとめる。taskの使用に重点を置き、サンプルの記述を多く紹介。
Verilog・HDLによるテストベンチ/単行本
220
円(税込)